回上層
Disp BBS
看板 Tech_Job
作者 andyping (19930905)
標題 [討論]目前design house純手動佈局的公司多嗎？
時間 Wed Mar  2 20:50:38 2022


本人先簡單簡介一下

在竹北的design house 工作

公司是做led驅動ic為主

因為製程說真的都蠻接近學生時代接觸的

但感覺到1p4m以上 數位的layout 真的好複雜許多

甚至覺得apr搞定應該比較快

但公司的layout 人數真的不多 可能有特殊考量吧

不過目前layout 到有點職業倦怠

我的問題其實就是如標題

我自己覺得應該很少純人工layout 的公司吧

畢竟時間上真的差異很大

想問問各位的看法

另外想知道的是所有的數位電路都能夠用apr來實作嗎？

因為目前碰到shift register 這個系統 感覺apr無法

因為會有racing 的問題



--
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.160.170.86 (臺灣)
※ 文章代碼(AID): #1Y7sWWFr (Tech_Job)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1646225440.A.3F5.html
推 ImHoluCan: 有人能看懂你在講什也很猛1F 03/02 21:05
→ andyping: 我應該講的還算明白吧 怎麼了？2F 03/02 21:07
推 lovecorgi: 類比為主的混訊電路當然是用手畫啊3F 03/02 21:10
→ andyping: 好像也是 但應該有混訊的數位非常複雜的產品吧 因為是我第一份工作 可能見識不廣4F 03/02 21:14
→ lovecorgi: 我的意思是包在類比內的邏輯電路用手畫
純digital function block 就用apr6F 03/02 21:18
→ samm3320: 不是你複雜還是可以把電路分類一下啊8F 03/02 21:22
推 shenmue1001: 重要的類比電路就是只能靠人工9F 03/02 21:27
→ andyping: 回6樓 我是連數位function 的block都是用手動10F 03/02 21:31
→ samm3320: 成本問題吧，tool跟會apr的人都比較貴
一點點數位就手畫算了11F 03/02 21:32
→ andyping: 然後混訊 是有類比啦 但可能是面積要求 變成人工
因為那個數位真的也不小 當然跟市面上比算小的13F 03/02 21:33
→ cosmm: 算gate count啊，pm 會取捨吧...15F 03/02 22:08
→ jeff410226: 高速電路的數位都純手畫16F 03/02 22:10
→ andyping: 哈 可能還沒遇過gate count太多的問題17F 03/02 22:12
推 mmonkeyboyy: ALU等 最內部的單元會18F 03/02 22:15
推 jfsu: 數位都APR，其他手刻19F 03/02 22:37
→ tenseven: 小塊邏輯或高速會手刻，多使用STD cell囉20F 03/02 22:58
推 yytseng: APR可以寫程式，你要的東西只是小蛋糕21F 03/02 23:05
→ toypoodle007: 身為慘線仔聽不懂22F 03/02 23:50
推 sticktight: tool 設定好都可以進apr 做啊23F 03/03 00:03
推 cyl61123: 碩班經驗是不重要的數位控制電路可以APR 只要跟類比的人討論pin怎麼出就好 省事24F 03/03 01:02
推 a478934: 不多吧 看你製程不是最先進的 應該不是PPA考量才使用手工，那應該是成本考量，你們公司是不是沒有花錢買EDA TOOL，不然數位應該都能靠APR做出來，PPA好壞的問題而已。26F 03/03 02:33
推 StrKO: 某幾塊IP 速度必須操很快才用手畫30F 03/03 02:41
→ CJSStarCraft: 沒timing issue的話，用手畫確實最省面積31F 03/03 03:16
推 Max112358: shift reg為什麼不能apr32F 03/03 04:33
→ Qcloud: STA能描述的就用APR33F 03/03 05:12
→ andyping: 回Max大 他有辦法確認不會產生racing 現象應該就可以apr34F 03/03 06:28
推 ptta: 沒買eda tool，包給design service阿，這麼小的區塊不會很貴36F 03/03 08:09
推 aowen: 能用APR的不會叫你畫啦 你只是畫其中的小螺絲
而且shift reg有什麼racing@@ 沒聽過38F 03/03 08:38
推 mmonkeyboyy: 這一般都是做mixed-signal 公司想省錢才搞出來的XDshift regiester 這種東西你做習慣了  寫script都可概念就跟做memory compiler 一樣40F 03/03 11:06
推 bread1216: 什麼是1p4m43F 03/03 11:18
推 k5289666: 回樓上 p=poly m=metal44F 03/03 11:22
推 mooto: 就cost down，不然走apr再harden，卡timing嚴謹多了45F 03/03 11:36
推 den7: std. cell lib搭配physical lib 就可以分析timing46F 03/03 11:39
→ mooto: 因為怠勤而有這想法很妙，都給apr做，你不就失業了？現在layout外包的很多喔，不想做容易被取代
physical lib都rd估的，很多根本亂抓47F 03/03 11:39
→ den7: Digital可以用STA分析  mix sinal也可以轉spice分析只是STA需要有clock才好描述sdc, 要針對問題分析
STA 的physical lib是APR做完去抽的model,成熟製程都很準了啦~50F 03/03 11:41
→ REMEMBERYAU: 偷偷說 蠻多外包給人做了54F 03/03 11:45
推 den7: 你所謂的racing應該是hold time,數位分析很簡單55F 03/03 11:53
推 labbat: 手動很常見啊，以前同事把hdl當c寫得很開心，改線改了很久，因為當初寫的升遷當大主管了56F 03/03 11:56
推 Hughlo: shift reg數位的東西才該用apr不是嗎？timing那些的有apr tool幫你handle啊，從RTL合成一路下去都不會有你說的問題58F 03/03 12:23
→ andyping: 見識太少XD
我還在弄layout 啦 只是想問業界普遍的狀況61F 03/03 12:38
→ samm3320: 其實就算大量APR讓手畫的需求變很少，公司只會減少layout人力讓loading差不多。63F 03/03 12:54
→ AHEAD099: 大學作業apr出來一堆密密麻麻的線
就覺得這東西真的能手畫嗎65F 03/03 13:26
推 owenroy: 有full custom 1p10幾m的67F 03/03 13:37
推 joydragon: 問一下各位大大，poly是指gate還是指多晶矽啊68F 03/03 14:34
推 k5289666: 回樓上 poly是多晶矽 早期gate的主要材料 但先進製程基本上都演進為metal gate69F 03/03 14:45
噓 chenyi: shift register為啥無法用apr tool,阿不就一排register
racing是指setup time hold time racing?
如果是的話 不就店buffer就好
我好像沒聽過數位系統不能用apr 實作的情況71F 03/03 17:32

--