---

※ 引述《Emerson158 (紅豆 X 八嘎 X 烏魯賽)》之銘言：
: 以下有
: 漫畫《新石紀》微雷
: 不喜
: 請快左轉
: (防雷頁)
: 總之,
: 他們一路殺到印度-這個新人類跟數理異常強的詭異之國,
: 找到龍水的兄弟,叫什麼來著 .. 窩也忘了
: 但是龍水弟根本不想上什麼太空,
: 他只哀傷數千年後的蠻荒地球沒有電腦 ..no CS no Life..
: 問了千空:可以做出一台電腦嗎?
: 千空回:
: "半導體是地獄阿"
: "需要5年,不,10年的時間"
: 10年.. 半導體業做10年,身體都..
: 半導體產品有多難做阿?
: 千空他們會做矽晶圓半導體? 還是直接殺進III-V族化合物半導體呢?
: 由千空親自turn參數嗎?

避免讀者不是產線三寶，內容不會太深，也可能和實際有點差異
不管矽晶圓製造和封裝，單講在矽晶圓上面長各種device好了
假設今天只要做1種工作電壓的N和P型電晶體，配線只做1層
以應該是各家通用的標準65奈米製程為例，整個製程大概可以分成下面幾個loop

1. Device分割
2. Vt-Well離子布植
3. 閘極(Gate)氧化膜(OX)、多晶矽(Poly)成膜、閘極蝕刻
4. LDD離子布植、側壁(Spacer)成長、蝕刻
5. 源極(Source)、汲極(Drain)離子布植
6. 金屬矽化物(Silicide)成長
7. 配線成長

懶得畫圖了，借用一下維基的圖
做到6結束，Device大概會長成這個樣子
https://commons.wikimedia.org/wiki/File:LDD-MOS_transistor_-_CMOS_with_STI.svg

以下稍微更詳細一點的說明，搭配圖片和想像力服用(不想看的可以end了)
1. Device分割

為了讓device之間的工作訊號不要互相干擾，要把它分開來，維基的圖裡面就是STI
這個loop最重要就是長出這個STI。從一片平平的什麼都沒有的矽晶圓開始，要：
a. 先長氧化矽(SIO)、後長氮化矽(SIN)
b. 光阻塗布、微影、顯像
   為了把之後要做STI的地方打開來，用刻好的光罩對準後曝光，利用被光線照射與否
   來分成顯像的時候光阻是否會被洗掉或留在晶圓表面上
   顯像完以後圖中STI的部分沒有光阻，就是裸露的矽晶圓上1-a疊出來的膜
   其他地方跟STI的差異就是上面有覆蓋光阻
c. STI蝕刻
   1-b結束之後先挖掉SIN，再挖SIO，最後想辦法挖矽晶圓一路挖到最深
d. STI填充
   用SIO填滿STI，但同時剛剛沒被挖掉的SIN上面也會有一堆SIO
   所以要用研磨的方法把多餘的SIO磨掉，磨到SIN露出來為止
   SIN露出來以後再把SIN拔掉，Device的分割就完成了
   現在的矽晶圓上面會被STI插滿，讓之後Device會乖乖長在被STI圍起來的範圍

2. Vt-Well離子布植

這邊比較簡單，就是用一些雜質，從上面打進圖裡面看到p-doped well和n-doped well
所以需要
a. 光阻塗布、微影、顯像
   一次只能打一種well，所以要先用光阻把沒有要打的那一邊關起來這次先打p-doped
   那就把n-doped關起來，p-doped打開來
b. p-doped離子布植
   就打離子而已
c. 拔光阻
   打完以後的光阻沒用的要把它拔掉
d. 光阻塗布、微影、顯像
   p-doped打過了就關起來，把n-doped打開來
e. p-doped離子布植
   就打離子而已
f. 拔光阻
   打完以後的光阻沒用的要把它拔掉
現在STI中間有很多n或p-doped well了

3. 閘極(Gate)氧化膜(OX)、多晶矽(Poly)成膜、閘極蝕刻

現在要做圖中gate oxide和poly silicon
a. 先長Gate Oxide、再長poly silicon
   現在整個矽晶圓表面上都被這兩層膜覆蓋
b. 做n+doped和p+doped的poly silicon
   純淨的poly silicon導電度太低，需要摻雜一些雜質，做法跟2-a到2-f一樣
   開一邊打一邊，就不再贅述
c. 長SIO
   光阻不夠堅固，不能忍受長時間的蝕刻，所以先長一層SIO
d. 光阻塗布、微影、顯像
   把要留下凸出來Gate形狀的部分留下光阻
e. Gate蝕刻
   先挖SIO，再挖poly silicon，再挖沒有被poly覆蓋的Gate oxide
   這時候poly上面的SIO也會順便一起被挖掉
閘極(Gate)做好了

4. LDD離子布植、側壁(Spacer)成長、蝕刻

a. LDD離子布植
   現在要做n/p-doped well上面往gate oxide靠近的n+/p+部分，做法跟2-a到2-f一樣
   gate oxide正下方不會離子的原因是因為被poly silicon擋住離子就不會打進去
b. 側壁(Spacer)成長、蝕刻
   長SIN、SIN蝕刻
   看似很無意義，但是因為SIN不會平坦的長，而會隨著Gate的起伏成長
   然後因為蝕刻具有方向性，只會向下
   所以最後可以讓SIN變成圖裡面silicon nitride spacer的樣子

5. 源極(Source)、汲極(Drain)離子布植

   這邊很簡單，做法跟2-a到2-f一樣，不再贅述
   會比較深比較沒有往中間靠近是因為打得比較用力
   還有因為上面被spacer擋住，所以離子不會跑去中間

6. 金屬矽化物(Silicide)成長

   這邊也比較簡單，用金屬(鈷或鎳)原子打在已經做好device的整片晶圓上
   然後加熱到特定溫度，利用金屬只會和多晶矽、單晶矽形成矽化物
   不會和SIN、SIO形成矽化物的特性，讓silicide就只會長在Gate, Source, Drain上
   到這邊結束後已經跟圖片長一模一樣了

7. 配線成長(這邊開始配這張圖https://tinyurl.com/6pkt5pe7 )

   配線基本上分成兩個部分，一種是水平方向的叫做Metal，一種是垂直方向的叫做Via
   配線就是靠一層via一層metal這樣一直疊疊樂到該接的都接起來為止
   然後跟最下面Device連接的Via又叫做Contact
a. 絕緣層成膜、研磨
   圖中紫色的部分就是絕緣層，先在整片晶圓表面都覆蓋絕緣層
   然後因為絕緣層也會隨著gate的起伏而起伏，所以要研磨成平的
b. Contact微影、蝕刻
   用微影把要做Contact的地方(灰色短棒狀)露出來，其他地方用光阻蓋住
   把要做Contact的部分挖洞
c. Contact金屬成膜、研磨
   整面長金屬上去
   但是連絕緣層上面也會長滿金屬，所以用研磨把不要的地方磨掉，磨到絕緣層露出為止
d. 絕緣層成膜
   再蓋一層絕緣層上去
e. Metal微影、蝕刻
   用微影把要做Metal的地方(灰色長條狀)露出來，其他地方用光阻蓋住
   把要做Metal的部分挖溝
f. Metal金屬成膜、研磨
   整面長金屬上去


以上面這種device種類數來說，每個loop大概會有的stage數量是

1. 12
2. 6
3. 11
4. 8
5. 6
6. 4
7. 11

共58個stage，最後會留在成品上的材料應該有8種
把不會留在成品，但和製程直接相關的材料算進來應該至少10種以上
種類上不算太多，矽、鋁還好，但是要在石之世界找砷、硼、磷之類的東西可能比較難

製造難度上來說，不管他們要不要做無塵室
第一個會碰到的問題應該是要怎麼抽真空，這個應該之前做真空管就幹過了也還好
第二個比較麻煩的是跟矽有關的反應溫度大概都在攝氏1000度以上
可能得動員全村的人，才有辦法建一台碳高爐，來產生這麼高的溫度
真的建出來了，就會發現成品全部被碳汙染，只有一坨垃圾而已

所以如果我是千空的話，與其自己想半導體怎麼做
不如想辦法量產一堆復活液，划船到台灣，從新竹開始一路倒到台南
把GG和二哥的廠隨便挖幾個挖出來，叫復活的人全部滾回去輪班
以後就有源源不絕的半導體可以用了

----
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 126.241.253.108 (日本)
※ 文章代碼(AID): #1W-s1u5j (C_Chat)
※ 文章網址: https://www.ptt.cc/bbs/C_Chat/M.1627086968.A.16D.html