作者
標題 Re: [請益] 為何中國大陸技術前景一片大好但股價不太
時間 Fri May 29 09:21:54 2026
標題 Re: [請益] 為何中國大陸技術前景一片大好但股價不太
時間 Fri May 29 09:21:54 2026
※ 引述《pinkowa (pinkowa)》之銘言：
: 目前華為在半導體製造技術提議
: 其實就只是分成兩件事。
: 1.從水平構造的半導體元件變成垂直構造半導體元件。
: 2.先進3D半導體堆疊封裝。
我看完整篇論文，但我是文組所以沒辦法深入到可行性分析
https://chinaxiv.org/abs/202605.00224
大家提到堆疊都有一個說法: 這個Tau的路線 = 3D封裝/先進封裝 = 大家玩爛了
但就我看完論文的邏輯來解讀，拿3D封裝來說並不是這個路線的全貌
華為拿出摩爾定律失效當宣傳，本質上有兩個意義
1. Marketing: 因為中國被制裁的關係，得不到EUV機台，所以只能提早進入折疊路線
2. 摩爾定律本身並不是定律，我反而覺得在今天的半導體產業中，摩爾定律比較像是
Intel/TSMC設定目標的模式
摩爾定律的架構原先比較像是一種觀察，但到了今天逐漸變成公司長期roadmap
他並不像是相對論、熱力學等自然界的"定律"，被打破也不是什麼人類重大改變
標題就是聳動而已
他並不像是相對論、熱力學等自然界的"定律"，被打破也不是什麼人類重大改變
標題就是聳動而已
宣傳中有提到1.4nm "equivelant"，看就知道那是一個很模糊的假設
跟那個車評Andy說Lexus RZ轉向手感類似F1的感覺，但該車評大概連F1車殼都沒摸過
但你不能說他的技術是假的也完全沒有原創性
Logicfolding本質上其實是一個設計的理念
我用我粗淺的理解
3D封裝是把各獨立堆疊起來的製程，追求更短的訊號路徑
如主流Hybrid bonding- 包括Foveros/SoIC
大家比較熟的主流消費產品的AMD X3D來舉例，把L3 cache die拉近compute die
空間摺疊來達成更快的回應速度、更低功耗、讓L3更大
而Foveros 3D還是在既有的2D架構下提前留好接口去設計cluster的路徑堆疊
Logicfolding則是除了空間摺疊還有時間折疊
也就是在設計之初，就把所有邏輯路徑定義在3D上面
就直接改變整個3D layout/STA/電路邏輯
論文裡面也提到電路可以重新安排運用來達到時間折疊(Temporal Folding)效果
另外就是因為電路使用效率提升、良率提高對工藝要求也降低
聽起來很美好，但現實很骨感
目前EDA所有的MAC工具都是2D，所有已驗證的設計都是2D頂多2.5D
那這個邏輯折疊也不是華為第一個想到，他們並沒有特別聰明
因為製程節點完全被卡死，所以他們不得不提早開始投入這個邏輯設計
但這個設計工作量非常非常大，投資金額也非常非常大，一家正常有EUV的公司
在物理極限前根本不會想要淌這個渾水，因為需要克服的困難太多了
光是EDA幾乎就要推倒重來，雖然這也符合中國半導體獨立的方向
然後Tau"定律"也不是定律，其實它就只是一個科技發展路線
為了EUV制裁而提早開始投入的架構
和Dennard scaling屬於物理定律、摩爾定律屬於觀察轉目標完全都不同
當今晶片的效率提升幾乎還是大量依賴節點工藝來主導
中國就是提早進入設計邏輯領域，整體來說難度非常非常高
至於下半年發表的SOC到底使用了多少Logicfolding，我猜大概僅是小部分層面而已
那你要說中國在吹牛嗎? 這個科技路線並不是他們獨創的
只是他們提早想要硬上突破製程節點要用另外一個方式去追趕
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 136.226.240.124 (臺灣)
※ 作者: zzahoward 2026-05-29 09:21:54
※ 文章代碼(AID): #1g6Eeq2j (Stock)
※ 文章網址: https://www.ptt.cc/bbs/Stock/M.1780017716.A.0AD.html
※ 同主題文章:
05-28 23:57
05-29 00:48
05-29 07:04
05-29 08:22
Re: [請益] 為何中國大陸技術前景一片大好但股價不太
05-29 09:21
05-29 09:49
05-29 10:51
05-29 11:49
→ : 就是在吹啊, 要不然?
你知道讀書最大的用處, 是知道誰在胡說八道1F 05/29 09:27
是不是吹我覺得需要透過驗證，而不是直接就說在吹你知道讀書最大的用處, 是知道誰在胡說八道1F 05/29 09:27
中國還是不少大力出奇蹟的方式去超車，他們或許pipeline早就投入很多時間人力了
直接說人家吹牛，念過書的人都希望有證據以後再做評斷
→ : 讀書很重要, 希望大家能多讀書3F 05/29 09:28
推 : 訊號跨晶片還是要走一次io現代公司才會安模組分4F 05/29 09:30
→ : 那你就慢慢驗證吧, 反正我看就一眼假, 加油喔5F 05/29 09:30
我資質駑鈍XD 不知道你覺得假的部分是哪裡推 : 超好笑 來這都能看到Andy被臭6F 05/29 09:31
推 : 現在中國是不得不走這條路，但彎道超車翻車機會比較高，現在的2D，2、5D還沒走的盡頭，保守估計3D搞不好2040年都不會正式量產7F 05/29 09:32
完整邏輯設計應用可能確實還要很久，但放著也是永遠追不上這技術範圍非常廣XD 幾乎是整條打掉重來
→ : 華為拿這個不成熟的東西來宣傳跟宣傳3摺疊一樣，都只是為了拉投資跟宣傳12F 05/29 09:34
噓 : 笑死，這東西跟宣傳鴻蒙會超車安卓有甚麼差..14F 05/29 09:34
→ : 我看了只會覺得華為真的沒路了，只能靠這個畫大餅來拉投資15F 05/29 09:34
推 : 前陣子還在說快可以自製euv 突然說套定律不就是euv做不出來 趕快用其他話術17F 05/29 09:36
→ : 我2009參加seminar就有人在講3D routing了...
3D P&R這概念少說也20年了吧, 老到不行, 新在哪?
不就騙騙外行人19F 05/29 09:43
3D P&R這概念少說也20年了吧, 老到不行, 新在哪?
不就騙騙外行人19F 05/29 09:43
噓 : 吹起來22F 05/29 09:48
推 : 如果是有信用的人在吹，我會等驗證。反之…23F 05/29 09:48
→ : 7nm等效1.4你敢信！！24F 05/29 09:49
噓 : 文組呵呵...25F 05/29 09:49
推 : 你真有心 大內宣太多了 等產品真的上市有成效再來看就好26F 05/29 09:50
沒耶，我都是閱讀原文的不太找那種簡體二手資訊→ : 吹太多次了，只能說遙遙領先28F 05/29 09:54
推 : 根據華為自己公佈的技術路徑圖，2026年會完成對折1次（雙層），計算效率提升53.5%。2029年會完成對折1.5次（關鍵路徑三層），計算效率提升120%。2031年會完成對折2次（四層），計算效率提升200%，達到等效1.4納米的水平29F 05/29 09:58
理論效率值EDA 3D placement、routing、STA、thermal、variation一堆坎要過
噓 : 請問您知道摩爾定律早就失效了嗎？而且這是量子物理學早就能預測到的科學事實34F 05/29 09:59
→ : 一張白紙對摺跟兩張白紙堆疊，那能一樣嗎36F 05/29 10:01
推 : 要吹我也會，我跳高先跳50cm，然後直接疊一層就可以跳100cm,再疊一倍就200cm,再來我就能跳400cm了37F 05/29 10:01
推 : 推解說、反正我們吃瓜的就是看個熱鬧39F 05/29 10:02
→ : 你摺疊一層即使做得到，你再摺疊的難度是成地比級數的增長40F 05/29 10:03
→ : 但摩爾定律已經到了物理極限，因為到了2nm以下節點時量子隧穿就會開始發威，電子開始不斷無規則的「穿牆」，引發晶片內部漏電，導致晶片失去穩定。
其物理臨界點是1.5nm，當晶體管和晶體管之間的絕緣層小於1.5nm的時候，電子會直接大規模穿牆，致使晶片報廢。
而華為這次提出的，是在2031年推出等效於1.4nn制程的晶片，也就是說突破了摩爾定律的理論物理極限1.5nm，卡著這個理論上不可能突破的臨界點去突破的42F 05/29 10:03
※ 編輯: zzahoward (136.226.240.124 臺灣), 05/29/2026 10:06:54其物理臨界點是1.5nm，當晶體管和晶體管之間的絕緣層小於1.5nm的時候，電子會直接大規模穿牆，致使晶片報廢。
而華為這次提出的，是在2031年推出等效於1.4nn制程的晶片，也就是說突破了摩爾定律的理論物理極限1.5nm，卡著這個理論上不可能突破的臨界點去突破的42F 05/29 10:03
噓 : 中吹 s21* 已經可以預測到 2031 的半導體發展狀況了喔？！MIT 和 Stanford 沒邀請您去當電機系教授或是創業導師真是太不懂得網羅人才了，這兩家真是三流的大學wwww51F 05/29 10:04
推 : 要突破不是用吹的，你連實驗室數據都沒有，只畫個大餅
如果吹得就行，核融合發電早就市場化了55F 05/29 10:06
如果吹得就行，核融合發電早就市場化了55F 05/29 10:06
推 : 美吹質疑韜定律不可能量產，只能說無知就是力量
核融合商業化發電不是2030年左右上市嗎？
我記得中國好像宣佈了
哦是2030年前完成核融合發電，不是商業化58F 05/29 10:07
核融合商業化發電不是2030年左右上市嗎？
我記得中國好像宣佈了
哦是2030年前完成核融合發電，不是商業化58F 05/29 10:07
→ : 講這個就是之前吹的EUV曝光機搞不出來了，只好拿來疊疊樂62F 05/29 10:11
推 : 看 s21* 解釋摩爾定律真的是讓人笑破肚皮wwww64F 05/29 10:13
推 : 這個做法追求整系統每個節點的提升 華為想做大統包正如你所說 我認為必須搭配EDA的突破 而且是真突破搞出來就你獨一份天賦樹65F 05/29 10:13
→ : 這難度超高 也沒辦法一蹴可幾 87%是小規模堆疊試做然後初期一定一堆問題 尤其是延遲68F 05/29 10:16
推 : 用小片的手機晶片來實驗阿 反正怎麼吹 到時候上市70F 05/29 10:17
→ : 看過人講這個堆疊問題是 電路雜訊可能互相干擾71F 05/29 10:17
→ : 整隻手機抓來拆 晶片切 就知道玩真的玩假的72F 05/29 10:18
→ : 你加油，我比較膽小所以買gg73F 05/29 10:19
→ : 傳說 因EDA的不足 華為用人海戰術硬幹出來74F 05/29 10:19
→ : 就我說的大力出奇蹟 但電路共用邏輯問題初期大概很76F 05/29 10:20
→ : 三體裡面 人肉邏輯閘還真有所本XD77F 05/29 10:20
→ : 慘 延遲也是會很嚴重78F 05/29 10:20
推 : eda要配合製程吧沒人知道他要怎麼做怎麼設計79F 05/29 10:20
→ : 所以要自己一條龍 至少當大統包 走真中國科技分支80F 05/29 10:21
→ : 對 他們就是整串半導體都要自己來81F 05/29 10:22
→ : 鑽孔線走成那樣 很難想像對訊號的影響82F 05/29 10:22
推 : 台積電、IBM、Intel,... 早就用各種方法聯手解決量子穿隧效應了，結果在中吹 s21* 的嘴巴底下，講的好像是華為是第一個發現量子穿隧效應一樣的荒謬可笑wwww83F 05/29 10:24
→ : 如果習決定要賭國運 allin華為這把 後面就好玩了87F 05/29 10:24
→ : 他們半導體也沒其他路阿 現在追EUV太晚了88F 05/29 10:24
→ : 什麼都想自己來才是拖累的最大因素吧 重複造輪子...89F 05/29 10:26
→ : 沒阿 這條路線就是全部打掉重練90F 05/29 10:27
推 : 中國根本不重視基礎科學怎麼自己來材料不純晶圓缺陷都測不出來還想製造91F 05/29 10:27
→ : 我指的是 大局上什麼都要自己搞的心態...93F 05/29 10:28
→ : 打掉重練先去點物理學精密測量歐洲人當初是為了研究物理定律到多準有效才搞這對東西的94F 05/29 10:28
推 : 歐洲就注定要被分食掉 怎麼分好不好看而已
所以私下技轉或是技術 人才流出是可預見的96F 05/29 10:29
所以私下技轉或是技術 人才流出是可預見的96F 05/29 10:29
噓 : 他們都發在IEEE 這邊一堆當野雞機構
等成品就對了98F 05/29 10:32
等成品就對了98F 05/29 10:32
推 : 哈哈笑死！中吹 s21* 果然又再度、再度貼了一個按讚數不到 300 人的「閒雜人等」沒人關注、沒人在乎的小粉紅自 high YT 頻道影片wwww wwww100F 05/29 10:32
推 : 看支吹笑話跟看realtw 一樣103F 05/29 10:33
推 : 這個套定律證明華為吹的光刻機突破已經放棄了，只能改用折疊104F 05/29 10:37
--
作者 zzahoward 的最新發文:
![]()
BMW電車在台灣賣得算不錯 除了Tesla外，BMW應該是BEV賣最好的品牌了 但最近好像災情不少XD 目前聽到比較大量的是FAAR平台(iX1/iX2)系列 聽說某製造商的快充樁會把SME衝壞，外 …50F 22推 2噓- 因為你只會開直線? 為什麼性能車一定要違規才能展現性能? 性能車不是馬力大就可以叫性能車耶，當代性能車哪有這麼簡單 市售產品，除了少部分為了成本不能堆料外 很多大馬力車款懸吊和舒適性也都取得不錯的平 …104F 34推 6噓
![]()
稍微說一下簡單的數字 2022年之後到現在Data Center CAPEX投入大概是1.5T 這數字應該是實際已經投入的cash flow，我們用這個數字來當一個切點 以Data Center來說 …482F 124推 16噓
點此顯示更多發文記錄